2019数字逻辑试题

发布 2024-04-15 01:15:13 阅读 5682

忻州师范学院计算机科学与技术系。

2012—2013学年第一学期《数字逻辑》期末考试试题(a卷)

考试班级:本科1101.11102班考试时间:110分钟)

一、逻辑代数基础知识题(每题5分,共30分)

1、用代数法化简。

2、用卡诺图法化简并写出其最简与或式和或与式。

z(a,b,c,d) =m(0,1,2,6,8,10,11,12)

3、求的对偶。

4、用卡诺图法判断函数是否存在险象。

5、导出“1111”序列检测器的原始状态图和状态表。当连续输入四个或四个以上的1时, 电路输出为1; 其它情况下电路输出为0。

、用卡诺图法化简,并写出其最简与或式和或与式。

f(a,b,c,d) =m(0,1,6,9,14,15) +2,4,7,8,10,11,12,13 )

2、求f(a,b,c)=ac+bc+ab的最小项表达式。

3、求f=(a+b)(b+c)(a+cd)的反函数。

4、用“与非”表达式实现逻辑函数。

f(a,b,c,d)= bc+ab+b+bc

用代数法化简。

2、用卡诺图分别描述下列逻辑函数。

y(a,b,c) =m(0,1,2,6) z(a,b,c) =m(1,2,4,5)

3、将下列逻辑函数填入卡诺图并写出各自的标准表达式。

4、用卡诺图法化简并写出其最简与或式和或与式。

z(a,b,c,d) =m(0,1,2,6,8,10,11,12)

5、求的对偶和反函数。反函数分别用反演规则和的形式来求。

用代数法化简。

ab+bc+bc+ab

ab+ac+bcd

例2】用卡诺图法化简。

f(a,b,c,d)=∑m(0,2,6,8,10,14)+∑d(5,7,13,15)

f(a,b,c,d)=acd+acd+acd+acd

例3】求最简“与-非”表达式 f= ab+bc+ac

例4】求最小项表达式 f(a,b,c)=ac+bc+ab

例5】用卡诺图化简法将函数化简为最简“与-或”表达式:

f(a,b,c,d)=ab+acd+ac+bc

例6】求反函数 f=(a+b)(b+c)(a+cd)

例7】求对偶求函数f=ac+bc的对偶式。

导出“1111”序列检测器的原始状态图和状态表。当连续输入四个或四个以上的1时, 电路输出为1; 其它情况下电路输出为0。

例12】某序列检测器有一个输入x和一个输出z,当收到的输入序列为“101”或“0110”时,在上述序列的最后一位到来时, 输出z=1,其它情况下z=0, 允许输入序列码重叠。试列出其原始状态表。

例13】用树干分支法画出重叠型和非重叠型“1010”序列检测器的原始状态图。

对表2所示的最简状态表,提出一种合适的的状态分配方案, 列出其编码状态表。

表2 二、电路分析(每小题10分,共30分)

1、图12、图2

四、电路设计(每题10分,共40分)

1、设计一位二进制半加器。

3、用74193(如图3)设计模12递减计数器。

4、试用一个74283(如图4)实现余3码转换为8421bcd码的电路。

a、b、c、d表示8421码,f为输出,当8421码对应的一位十进制数≥5时,输出“1”,否则输出“0”,求其最简式,画出电路图。

1、设计一个组合逻辑电路,其输入abcd为8421bcd码。当输入数能被4或5整除时,电路输出f=1,否则f=0。 试分别用或非门和与或非门实现。

2、求出下表1所示的激励函数和输出函数表达式,并画出电路。用d触发器实现。

3、用图3所示的译码器74138实现全减器电路。

4、用图4所示的四选一多路选择器74153实现f(a,b

图3图4表1图3图4

附表74193的逻辑功能。

例16】求出下表所示的激励函数和输出函数表达式,并画出电路。分别用d触发器 j-k触发器实现。

用图3所示的译码器74138实现全减器电路。(10分)

4、用图4所示的四选一多路选择器74153实现f(a,b5分)

图3图4

《数字逻辑》样卷A

福建农林大学考试试卷 a 卷。1 设图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是 2 已知f abc cd,选出下列可以肯定使f 1的情况。a a 0,bc 1 b.b 1,c 1 c.c 1,d 0 d.bc 1,d 1 3 使用512 4的ram芯片构成...

数字逻辑电路2019积欠

徐州工程学院试卷。2011 2012 学年第一学期课程名称数字逻辑电路。试卷类型考试形式闭卷考试时间 100分钟 命题人潘晓博 2012年 4 月 1 日使用班级。教研室主任年月日教学院长年月日。姓名班级学号。一 单选题 本大题有10小题,每题2分,共20分 1 八进制 273 8中,它的第三位数2...

数字逻辑电路试卷

已知边沿jk触发器的输入信号和时钟信号如下图所示,作出其输出端q的波形。1 分析如图所示的组合逻辑电路,写出输出y的最简 与或 式,列出其真值表。2 分析如图所示电路画出它的状态图,指出它是几进制计数器。3 分析如图所示时序电路,画出其状态转换图和时序图,并简述功能。1.用3线 8线译码器74ls1...