fpga/集成电路。
笔试面试题解答。
本次更新日期2017年10月12日。
27个笔试面试题。
**更新。 。
write a sequence of 3-bit grey code. can you derive a general equation to convert binary to grey code?[amd 2008]
解答**序号：08310001】
怎样将一个single-bit信号从快时钟域送到慢时钟域，或慢送到快？multi-bit信号呢？[amd 2008]
解答**序号：08310002】
设计一个计算连续leading zeros个数的电路。输入8-bit，输出4-bit。[amd 2008]
可以parameterize你的设计吗？其hardware是什么样子的？
解答**序号：09090001】
出下面两个状态机的逻辑综合图，并说明两种写法的优缺点！[凹凸 2008]
always @(posedge clk or negedge rst)
if(!rst)begin
state<=0;
out<=4'b0000;
endelse
case(state)
0:begin
state<=1;
out<=4'b0000;
end1:begin
state<=0;
out<=4'b0001;
endendcase
always @(posedge clk or negedge rst)
if(!rst)
state<=0;
elsecase(state)
0:state<=1;
1:state<=0;
endcase
always@(state)
if(!state)
out=4'b0000;
elseout=4'b0001;
前者state 和out[0]分别综合成两个触发器，其中state触发器的输入为它本身的反向。out[0]的触发器为state的当前输入。后者只有state一个触发器，输出直接赋值给out[0]，光靠这两段看不出它到底要考啥，估计可能是想考状态机1段，2段，3段式的优缺点。
第一个out要综合成四位的寄存器，占用资源；
第二个则比较节约了呵呵。
2段和1段相比，没有节省资源吧，还多用了寄存器了。
不过肯定是提高了程序**的可读性和维护性我觉得这两段的输出加一步寄存会好一些，可以减少逻辑电路带来的毛刺吴继华，王城编的《verilog设计和验证》有一章对这个讲得很详细你可以到论坛里面去找找，好像是有电子版。
第一段**速度上比较快，但所占资源多；第二段正好相反，只用了一个寄存器，但timing会差点。所谓可读性，我觉得在这里没什么区别，关键还是硬件实现上的区别。
我的观点是：二段式的状态机将组合逻辑和时序逻辑分离开，便于综合工具进行分析。ls各位说的，只是基于这两个例子但是题目是关于状态机的写法的优缺点这是我的观点。
解答**序号：09090002】
设计地址生成器。[nvidia 2008]
要求依次输出以下序列：
解答**序号：09090003】
假设存在positive clock skew为10ns，问最高电路频率。[sirf 2008]
能容忍的最大positive clock skew
能容忍的最大negative clock skew
positive clock skew：dff2的clock比dff1的来的晚。
negative clock skew：dff2的clock比dff1的来的早。
tsetup=1ns thold=1ns tclk->q=1ns
解答**序号：09090004】
阻塞赋值和非阻塞赋值的区别[trident]
always@(posedge clkalways@(posedge clk)
beginbegin
b=ab<=a;
c=bc<=b;
endend
上面两段**的硬件结构是怎么样的？
解答**序号：09090005】
化简**使硬件尽可能少[trident]
always@ (sel or a or b or c)
if(sel)
y = a + b;
elsey = a + c;
解答**序号：09090006】
下面哪种写法会产生latch？为什么？[sirf 2008]
解答**序号：09090008】
从**的角度设计测试1024-depth的sram能否正常工作的步骤或过程，功能：有10位的读写指针，并且读操作与写操作可以同时进行，负责读和写的部分由一个控制器控制。
解答**序号：09110002】
1. 报文替换id的功能。
解答**序号：09110003】
2. flip-flop和latch的区别，rtl中latch是如何产生的[sirf 2008]
解答**序号：09120001】
3. 多时钟域设计中，如何处理跨时钟域信号？[sirf 2008]
解答**序号：09120002】
4. 锁存器比寄存器省面积，但为什么在ic设计中通常使用寄存器？[sirf 2008]
解答**序号：09120003】
5. 用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
reg[n-1:0] memory[0:m－1]; 定义fifo为n位字长容量m
解答**序号：09250001】
6. fpga 的片上ram 资源，可以在设计中如下哪些应用？
a、shift register b、rom
c、ram d、fifo
解答**序号：09250002】
7. 下列哪些属于时钟约束？
a、set_false_path b、set_input_path
c、set_max_delay d、set_multicycle path
解答**序号：09250002】
8. fpga可以有哪些工艺？
a、sdram b、sram c、eepom b、ddr e、flash
解答**序号：09250002】
9. 下列哪些选项是fpga设计中必须的设计约束？
a、管脚约束 b、跨时钟域约束
c、时钟周期约束 d、片上ram位置约束。
解答**序号：09250002】
10. 判断：fpga中，需要一个1mbyte的存储空间，用片上ram实现即可。
解答**序号：09250002】
11. 判断：latch 和register 的结构是不同的，latch 是电位控制器件，register是时序控制器件。
解答**序号：09250002】
12. 阐述以下数字电路中时钟属性：(1) jitter ：时钟抖动 (2) clock_skew ：时钟偏移。
问题：这两个不同吗？
解答**序号：09250002】
13. 分析时序报告。
解答**序号：】
集成环保灶缺点分析
1 限制锅具 灶口大小也是固定的，大点的锅放不进，高了也吸不了油烟，如美大品牌表现非常明显。2 影响火力 吸烟口离灶口太近，容易吸进火苗，影响热能，且由于腔内有电路，燃气管路并集有大量油烟，是否安全需要注意。3 难清洁 没有油烟分离器，腔内油烟很多且用户自己无法清洗，时间久了会发臭，如美大的环保灶，...
软件集成项目验收目录
软件工程项目验收文档目录 1.建设合同。2.承建方企业营业执照 企业资质文件及项目经理授权 人员资质 项目经理授权 3.表a.1 技术方案报审表。4.总体技术方案。5.表a.2 实施方案报审表。6.总体实施方案。7.表a.1技术方案报审表。8.项目组织计划书。9.表a.3 工程开工申请表。10.开工...
集成灶的7大缺点
1.集成灶的缺点之一就是与橱柜搭配不够和谐，集成灶的前面板让橱柜的柜门板色彩不一样 2.集成灶的缺点之二就是的消毒柜 控制电路及开关与灶具离得太近，工作时温度过高让电源器件老化速度加快 3.集成灶的缺点之三就是维修起来再怎么说要比传统三件套难得多 4.集成灶的缺点之四就是太重，搬运与安装，难底高 5...